一、什么是setup time和hold time,并画出图形。
三、latch与flip-flop的区别,并用verilog/vhdl写出例子。
四、数字电路设计中如何提高频率。
五、用verilog/vhdl编写5-32译码器。
六,snat和dnat.
一、什么是setup time和hold time,并画出图形。
三、latch与flip-flop的区别,并用verilog/vhdl写出例子。
四、数字电路设计中如何提高频率。
五、用verilog/vhdl编写5-32译码器。
六,snat和dnat.